Sie sind nicht angemeldet...
Anmelden
Thema : 
Sprache : deutsch

Intel überdenkt seine Transistoren, um dem Moore'schen Gesetz zu folgen

Vignette
Geschrieben von: Guillaume
Datum der Veröffentlichung : {{ dayjs(1639760406*1000).local().format("L").toString()}}
Dieser Artikel ist eine maschinelle Übersetzung

Neue Techniken für die Verbindung und Stapelung von Transistoren sollen die Dichte und Genauigkeit von Prozessoren immer weiter steigern.

Vor fünfzig Jahren - 1971 - brachte Intel seinen ersten Mikroprozessor auf den Markt, den 4004, der aus 2250 Transistoren bestand. Der 8086, der erste 16-Bit-Prozessor der Amerikaner, hatte 29.000 Transistoren, der 80386 275.000 und der 80486 sogar 1.180.235 Transistoren, bevor die Pentium-Revolution mit ihren 3.100.000 Transistoren einsetzte. Beeindruckende Zahlen für die 70er, 80er und 90er Jahre, die heute jedoch lächerlich erscheinen, wenn Intel die Zahl von 3.200.000.000 für den Core i7 Broadwell von 2016 vorgibt. Heute gibt das amerikanische Unternehmen solche Zahlen nicht mehr bekannt, arbeitet aber weiter daran, "immer mehr zu casten".

Anlässlich der 67e ausgabe der IDEM bzw International Electron Devices Meetinghat Intel unter anderem mehrere Fortschritte angesprochen, um uns zu zeigen, was es sich für die Zukunft seiner Prozessoren vorstellt. Im obigen Video geht Marko Radosavljevic, leitender Ingenieur bei Intel, auf die verschiedenen Stapeltechniken und Substrate ein, die Intel verwendet, um die Dichte seiner Chips zu erhöhen . Ein Beispiel ist3D-CMOS, bei dem die Stapelung um 30-50% im Vergleich zu den derzeitigen Techniken erhöht wird, um immer mehr Transistoren pro Quadratmillimeterzuermöglichen .

Derzeit nutzt Intel das Intel-7-Verfahren für die Prozessoren der Alder-Lake-Generation. Später soll auf Intel 4 und Intel 3 umgestellt werden. Diese Entwicklungen werden insbesondere durch die Verwendung des Foveros Direct Packaging anstelle von Foveros ermöglicht. Das Ziel ist hier die Vervielfachung der Interconnects, um natürlich den Austausch zu maximieren. Intel hat bereits über diese Verbesserungen gesprochen, unter anderem auf derIntel Accelerated im Juli dieses Jahres.Foveros Direct nutzt Kupfer-Kupfer-Verbindungen, die im Vergleich zu Foveros miniaturisiert wurden, so dass auf einem gegebenen Raum drastisch mehr Interconnects vorhanden sind, und mehr Interconnects bedeuten mehr Austausch zwischen den verschiedenen Teilen der Chiplets. Intel betont, dass Foveros Direct auch eine größere Modularität des Designs ermöglicht. All dies lässt sich in drei Worten zusammenfassen:Hybrid Bonding Interconnect, kurz HBI.

Schließlich wird auf der 67e ausgabe der IDEM auch darüber gesprochen, dass Intel die sogenannten FinFET-Transistoren (field-effect transistor oder Flossen-Feldeffekttransistor) zu ersetzen. Wie auch Samsung oder TSMC, wird Intel auf GAA FETs umsteigen (gate-all-around) eine Technik, die darauf abzielt, die Struktur des Transistors so zu verändern, dass mehr Kanäle implementiert werden. In diesem Fall geht es darum, die Genauigkeit und vor allem die Stabilität der Transistoren zu erhöhen, was bei der weiteren Verfeinerung des Ätzprozesses von entscheidender Bedeutung ist. Die Einführung von GAA FET-Transistoren bei Intel wird jedoch nicht vor 2024 und der Verwendung des Intel 20A-Prozesses erwartet.