Seine Ätzknoten anders benennen, um die Transistordichte besser zu berücksichtigen.
Es ist kein Geheimnis, dass Intel zwar ein Gigant in der Halbleiterbranche ist, aber auch große Schwierigkeiten mit bestimmten technischen Verfahren hat. Seit mehreren Jahren scheint es Intel schwer zu fallen, sein Verfahren zur Herstellung von Bauteilen auf 10 nm und 7 nm auszudehnen, während einer seiner Hauptkonkurrenten - TSMC aus Taiwan - bereits von einem Übergang zu 5 nm oder sogar 4 nm und 3 nm spricht.
Während AMD - ein Partner von TSMC - in der Lage war, seine neue Ryzen 5000-Serie im 7-nm-Verfahren auf den Markt zu bringen, hat Intel seine neue Rocket Lake-S-Serie im 14-nm-Verfahren auf den Markt gebracht: Aus Marketingsicht ist das nicht sehr verkaufsfördernd. Intel erwägt daher, die Bezeichnung seines Ätzverfahrens zu überdenken und nicht mehr nur die Ätzfeinheit widerzuspiegeln, sondern auch die Transistordichte pro Quadratmillimeter zu berücksichtigen. Dabei handelt es sich zwar um einen Marketing-Gag, aber nicht nur.
Man muss sich tatsächlich darüber im Klaren sein, dass nicht alle Ätzverfahren gleich sind. Es gibt in diesem Bereich keinen "Standard", der das eine oder andere Verfahren, seine Feinheit und seine Qualität beschreibt. Intel betont, dass sein 10-nm-Prozess viel effizienter ist als der 7-nm-Prozess von TSMC: Der 10-nm-Prozess ermöglicht den Amerikanern eine Transistordichte von 100,8 Millionen Transistoren pro Quadratmillimeter (MT/mm²), während die Taiwaner sich mit 90 MT/mm² auf ihrem 7-nm-Prozess begnügen müssen. Oregon Live zufolge denkt Intel darüber nach, seine gesamte Nomenklatur zu überarbeiten und für etwas Universelleres zu plädieren.
