Les principales sociétés impliquées dans le développement des normes PCI Express ont débuté le travail sur le 7.0.
En novembre dernier, Intel était le premier à mettre sur le marché une plateforme capable d’exploiter la norme PCI Express 5.0, et ce, alors que les spécifications de ladite norme sont prêtes depuis 2019. Pour autant, même les possesseurs d’une carte mère Z690 et d’un processeur Alder Lake ne peuvent encore profiter des débits promis par le PCI Express 5.0 : en effet, aucun périphérique n’est actuellement commercialisé. Forcément, évoquer le PCI Express 6.0 – a fortiori le 7.0 – peut sembler prématuré… et pourtant !
Le PCI-Special Interest Group (PCI-SIG) vient effectivement d’annoncer que les échanges autour de la nouvelle norme avaient débuté. L’idée est ainsi de permettre aux plus de 900 entreprises informatiques liées de près ou de loin à la norme PCI Express puissent se mettre d’accord sur des spécifications tout à la fois plus modernes et malgré tout réalistes pour cette version 7.0. L’objectif n’est clairement pas d’aboutir demain car, comme chacun sait, il faut de nombreux mois de travail pour qu’une telle tâche aboutisse. À titre d’exemple, le PCI Express 5.0 a nécessité un peu moins de deux et demi d’échanges avant d’être finalisé alors que c’est un peu plus de deux ans et demi dans le cas du PCI Express 6.0.
Sans surprise, le PCI-SIG se montre donc relativement flou sur la date de sortie du PCI Express 7.0, mais table malgré tout la finalisation des spécifications autour de 2025. Au cœur de ces spécifications, on trouve tout naturellement la volonté de considérablement augmenter les débits autorisés par cette interface. Les plus experts d’entre vous le savent peut-être, mais depuis la sortie du PCI Express 4.0, les industriels parviennent à maintenir un rythme de doublement du débit tous les 3 ans.
Il est donc assez logique que pour ce PCI Express 7.0, le PCI-SIG vise une bande passante de 128 GT/s par ligne ce qui, dans le cas d’un lien x16, un débit maximal théorique de 512 Go/s… deux fois plus donc que le maximum autorisé par la norme PCI Express 6.0. Pour atteindre de tels débits, le PCI-SIG table notamment sur la modulation d’impulsions en amplitude (PAM en anglais) à 4 niveaux qui est déjà en place depuis le PCI Express 6.0. Il est aussi question d’une faible latence et d’une meilleure efficacité électrique. Enfin, c’est bien sûr inévitable, la norme PCI Express 7.0 sera rétro-compatible.
