تعتزم TSMC ، شركة أشباه الموصلات الأولى في العالم ، الحفاظ على تفوقها التكنولوجي.
تم إطلاق معالج مثل 80386 من Intel في أكتوبر 1985 ، وكان في عملية حفر بين 1.5 ميكرومتر و 1 ميكرومتر. إذا بدا ذلك مجنونا بما فيه الكفاية في ذلك الوقت ، فنحن بعيدون جدا عنه الآن. في الواقع ، بمناسبة IEDM (الاجتماع الدولي للأجهزة الإلكترونية) ونقله Tom's Hardware ، قدمت TSMC خططها للسنوات القادمة ويكفي القول إن التقدم في دقة النقش ليس على وشك التوقف. في الوقت الحالي ، TSMC "مشغول" بعملية N3 الخاصة بها ، وهي 3 نانومتر ، كما يشير اسمها بوضوح تام. قريبا جدا ، من المتوقع أن تنشر TSMC عملية N3E لتحسين بعض تقنيات التصنيع قبل الانتقال إلى N2 و N2P (2 نانومتر). سنكون بعد ذلك في 2027-2028 إذا سارت الأمور على ما يرام وتقدر TSMC أنه سيكون من الممكن إنتاج رقائق متجانسة لأكثر من 100 مليار ترانزستور.
© توم هاردوير
يجب أن تعلم أنه في الوقت الحالي ، واحدة من أكثر الرقائق المتجانسة تعقيدا هي GH100 من NVIDIA. لديها ما يزيد قليلا عن 80 مليار ترانزستور وتستخدم تقنيات الإنتاج الأكثر تقدما. وفقا للمتزلج التايواني عبر البلاد ، في غضون 3 إلى 4 سنوات ، سيزداد عدد الترانزستورات بشكل كبير ، على الرغم من أن هذه بالطبع ليست سوى خطوة. في الواقع ، فإن خارطة الطريق التي نشرتها TSMC بمناسبة MEI أكثر طموحا. بالنسبة للشركة ، إنها مسألة تأكيد أن عملية A10 ستكون جاهزة للعمل في أعقاب A14. بالنسبة للأخير ، نحن نتحدث منطقيا عن نقش 1.4 نانومتر بينما نتحدث عن 1 نانومتر على A10. لن يخلو هذا النحافة من تحديات تقنية كبيرة ، ولكن في المقابل ، سيكون التايوانيون قادرين على تحطيم سجلات الكثافة الحالية ويهدف إلى أكثر من 200 مليار ترانزستور على شريحة متجانسة.
إن حفر الرقائق المتجانسة شيء واحد ورقم أكثر من 200 مليار ترانزستور مثير للإعجاب بالفعل. ومع ذلك ، مثل جميع اللاعبين الآخرين في هذا القطاع ، فإن TSMC مقتنعة بأن الرقائق متعددة الشرائح مثل AMD أو Intel يمكن أن تقدم بالفعل من المقرر أن تتطور. تتقدم تقنيات التغليف بسرعة كبيرة وتتمتع هذه الرقائق المتعددة بميزة السماح بتعدد استخدامات أكبر بكثير من خلال الجمع بين تقنيات التصنيع المختلفة. وفقا ل TMSC وبفضل عملية A10 ، يمكن أن تمثل هذه المكونات أكثر من تريليون ترانزستور بحلول عام 2030. نعم ، تريليون ترانزستور على شريحة واحدة ، لا أقل!
